Rückblick

Vor 6 Jahren und knappe 7 Monaten hat AMD die erste Generation der damals vielversprechenden Bulldozer-Architektur herausgebracht. Leider floppte die Architektur und ließ den FX-Hype am rabenschwarzen Mittwoch untergehen.

Bulldozer Architektur vom Vorgänger

Die Bulldozer-Architektur setzt als wichtigstes Merkmal auf das CMT (Core-Multithreading) und somit besteht ein Prozessor aus mindestens einem Modul. Pro Modul werden zwei x86-Rechenkerne eingesetzt und diese müssen sich eine FPU (Floating-Point-Unit) teilen. Die Befehle werden bei der Bulldozer-Architektur durch einen Fetch-Bereich eingelesen. Im Decode-Bereich wird der Prozess entsprechend sortiert. Integer-Rechenoperationen werden zu den Integer-Schedulern geschickt, dort werden diese in Pipelines aufgearbeitet.

BildBild

Floating-Point-Operationen werden über den FP-Scheduler geleitet. In 128 Bit breiten Registern werden diese Operationen ausgewertet. Durch das Addieren der beiden Pipelines sind 256 Bit breite Register vorhanden. So kann AMD mit der Bulldozer FPU gleichzeitig zwei 128-Bit breite AVX Befehle ausführen, oder beide Register addieren lassen und so nacheinander 256 Bit breite AVX-Befehle ausführen. AMD nennt diese Technologie FMA (Fused Multiply Add). Bei der FMA-Technologie wird im Gegensatz zur Intels 256 Bit AVX am Ende des Rechenprozesses gerundet und besitzt damit eine höhere Genauigkeit. Der Vorteil wird bei AES (Advanced Encryption Standard) und anderen Verschlüsselungssystemen genutzt und bietet im Vergleich zu der damaligen Phenom-Generation eine bis zu 10-fache Leistung.

AMD gab im Vorfeld an, dass die Leistung jedes Moduls etwa 180 % an Leistung eines einzelnen Cores konventioneller Bauweise entspricht. Die MultiCore-Leistung der Architektur war für damalige Zwecke großartig. Wenn dem Prozessor jedoch nur einen einzelnen Befehl verarbeiten musste, brach im Vergleich zu anderen Architekturen aus der Zeit die Leistung enorm ein.
Teilweise konnte AMD dieses Problem mit Architektur-Überarbeitung bei den Piledriver-Prozessoren ausbügeln und verpasste diesem eine verbesserte Sprungvorhersage.

Nach dem Update auf Piledriver folgte für die (Accelerated Prozessor Units) APUs noch die Steamroller- und die Excavator-Architektur. Diese konnte die Leistungsfähigkeit und die IPC (Instructions per Circle) nochmals wesentlich erhöhen. Für Enthusiast-Anwender hat AMD diese neuen Architekturen jedoch grob vernachlässigt.

«
×